Coprocessador em Verilog para operações matriciais na DE1-SoC com FSM, paralelismo e controle via memória interna. - View it on GitHub