A reusable, PS-friendly FPGA waveform generator with DDS core, trigger-based capture, ping-pong frame buffer and 1024×600 RGB LCD visualization. 本仓库是一个基于 Zynq-7020 / Artix-7 的 Verilog 工程，实现了一个带波形显示的函数信号发生器，并为以后从 PS 端控制 预留了接口。 - View it on GitHub